该项目采用Verilog编写，用于实现UART IP功能。IP通过VCS进行仿真验证，并可轻松移植到各种FPGA平台上。上板测试工程采用回环测试方法，接收并传回上位机发送的数据。项目中包含仿真文件，开发环境为Vivado。