一种可综合的轮换仲裁控制器设计。Verilog源代码