vhdl语言采用模块化进行数字频率计的设计,在一秒钟内进行计数