FM0编码及其在FPGA中的设计与实现
FPGA FM0编码,根据FM0编码原理,设计了FM0编码和解码电路,并进行了仿真。
用户评论
推荐下载
-
基于FPGA的自适应算术编码研究与实现
基于FPGA的自适应算术编码研究与实现.pdf-工学硕士论文
20 2019-05-03 -
RS编码器的优化设计及FPGA实现
引言Reed-Solomon码首先是由Reed和Solomon两人于1960年提出来的,简称为RS码。这是一类具有很强纠错能力的多进制BCH码,既能纠正随机错误,也能纠正突发错误,也是一类典型的代数几
15 2020-10-28 -
CSD编码乘法器的设计以及FPGA实现
这三篇文章都对CSD乘法器做了相关介绍,同时也给出了基于FPGA的实现方法。
42 2019-07-07 -
Matlabsimulink在FPGA设计中的应用.doc
Matlabsimulink在FPGA设计中的应用.doc
17 2020-03-05 -
MATLAB在FPGA设计中的应用.pdf
本文主要介绍MATLAB与FPGA之间的联合调试,使用MATLAB对FPGA中的数据进行研究和分析。
12 2020-08-28 -
DLL在FPGA时钟设计中的应用
DLL在FPGA时钟设计中的应用
21 2019-07-24 -
基于FPGA的LDPC编码设计
基于FPGA的LDPC编码设计,用RU算法,矩阵向量乘法器的应用
17 2019-05-20 -
LS码及其FPGA的实现
0 引 言 众所周知,在二元域、有限域以及复数域都不存在理想的地址码,如m序列、Gold序列以及Walsh码的相关性都不理想,这使得采用传统扩频码的CDMA系统是一个自干扰系统,需要采用联合检测技
19 2021-05-03 -
EDA PLD中的自适应算术编码的FPGA实现
摘要:在简单介绍算术编码和自适应算术编码的基础上,介绍了利用FPGA器件并通过VHDL语言描述实现自适应算术编码的过程。整个编码系统在LTERA公司的MAX+plus II软件上进行了编译仿真,测试结
21 2020-12-12 -
基于FPGA的SoftSerdes设计与实现
串行I/O技术所需的时钟数据恢复(CDR)技术和CDR技术所需的模拟锁相环(PLL)通常会降低电路性能。为此,文中给出了一种基于FPGA的新型全数字串/并转换设计方案。
16 2020-10-30
暂无评论