基于Multisim9.0的数字秒表设计 电路

Design based on multisim wireless communication circuit

74LS138D－全加器；74LS138D数字钟原理图；译码器组一位全加器；等等一些电路图msm文件

实验\数电实验\数字式秒表的CPLD设计 数字式秒表用途很广泛 试验用途很大

本试验包括一般数字电路的硬件的设计方法，以及VHDL语言的软件设计、仿真；EDA技术常用的原理图等设计方法。

基本要求:1.设计一个有“时”、“分”、“秒”（23小时59分59秒）显示且有校时功能的电子钟。2.用中小规模集成电路组成电子钟，并在Multisim中进行组装、调试。3.画出框图和逻辑电路图，写出设

基于multisim14设计的数字钟设计思路及方案,使用4518及74192三态门以及CMOS门电路实现年、月、日、分钟、时钟、秒钟、星期、日期以及闹钟功能，能够自动识别闰年闰月。

基于Multisim环境下的电路设计与仿真````````````~~~~~~~~~~

在电子技术实验教学中,构建学生的电路设计理念,提高学生的电路设计能力,是教学的根本目的和核心内容。数字钟电路的设计和仿真,涉及模拟电子技术、数字电子技术等多方面知识,能够体现实验者的理论功底和设计水平

利用一块芯片完成除时钟源、按键、扬声器和显示器（数码管）之外的所有数字电路功能。所有数字逻辑功能都在CPLD器件上用VHDL语言实现。这样设计具有体积小、设计周期短（设计过程中即可实现时序仿真）、调试

利用一块芯片完成除时钟源、按键、扬声器和显示器（数码管）之外的所有数字电路功能。所有数字逻辑功能都在CPLD器件上用VHDL语言实现。这样设计具有体积小、设计周期短（设计过程中即可实现时序仿真）、调试