uart_stdio.rar

VHDL写成的UART,来自网络

VHDLuart利用模块化设计程序可读性强

本代码为：西安石油大学历年嵌入式实验的所有代码

VHDL带fifo的uart源代码，求大神帮忙修改。

linux_uart_driver.pdflinux_串口驱动开发文档3.0.doclinux设备模型之uart驱动架构分析.pdf

用VERILOG 来写的UART串口模块，用了无数次，不用怀疑代码稳定性。 收发模块独立！

FPGA实现串行接口 RS232，用verilog编写。

分模块设计，使用modelsim仿真过，可以实现正确的收发功能，源代码都很齐全。

UART实验

欢迎分享,uart计数的开发与应用，适合初学者使用，语言简单清晰。