使用verilog实现基于FPGA的UART串口收发模块 下载 zhaohuazhe95882 45 0 RAR 2019-06-05 10:06:27 使用verilog实现基于FPGA的串口收发模块,可在模块内部更改波特率,收发通道独立 立即下载 微信扫一扫:分享 微信里点“发现”,扫一下 二维码便可将本文分享至朋友圈。