数字钟的原理图

实现Verilog多功能数字钟，（1）完成VerilogHDL课件2例2.10的闰年判断程序设计，年号的四位数字应该用BCD码表示； （2）用VerilogHDL设计一个测试向量，用枚举方式产生激励信

FPGA的一篇论文。。方便大家学习和上交毕业论文，期末论文

数字钟的C语言实现，通过DS1302

多功能数字钟控报告模板，秒信号产生电路，报警电路

8255扩展数字钟,本人亲自检测,编译成功!希望对您有所帮助!

Multisim10数字钟电路,利用子电路设计

这是一个用stc12c5a系列的芯片设计的时钟，他包含着一般的计时功能，还有秒表功能，还有断电后能保护当前的时分数据三种功能。

用vhdl设计数字钟，已经实验通过，纯属于个人爱好而上传

数字钟 Verilog 硬件语言设计 包括设时，定时，闹铃等功能 可在quartus II仿真实现。

自己做的数字钟设计、有完整的实验报告、代码和仿真截图