EDA的VHDL语言设计的数字钟

EDA数字钟的经典之作，自己亲身实践，没一点问题，老师也验证过

这是我们课设做的数字钟的文件有60、24计数器和分频器的VHDL语言设计，仅供同志们参考

数字钟代码，分频24进制60进制译码器，可以直接下载调试

经过本人的调试和运用，可以实现数字钟的基本功能如计时、调时，整点报时等！且程序简单易懂，模拟输出波形较好

4位数字频率计控制模块 module fre_ctrl(clk,rst,count_en,count_clr,load); input clk,rst; output count_en,count_c

随着EDA技术的发展和应用领域的扩大与深入，EDA技术在电子信息、通信、自动控制及计算机应用领域的重要新日益突出。EDA技术就是依赖功能强大的计算机，在EDA工具平台上，对以硬件描述语言VHDL为系统

这是vhdl语言编写的数字钟的实现，使用的是alteracyclone4的芯片，简单易懂

功能齐全,运行正确,是研究生电子自动化实验课的内容,可以给初学本课程的学生提供参考。

利用EDA工具进行数字钟的设计，采用HDL设计或调用LPM功能模块，实现了计数和其他多功能模块，并生成了相应的原理图模块。通过巧妙的图形输入方法，将各个模块连接起来，形成了一个多功能数字钟系统。该系统

数字钟设计 源代码 以及Word报告均有