CA码产生verilog工程
ISE工程。实现卫星信号产生所需的CA码，有modelsim仿真
用户评论
推荐下载
-
KB TR PF LA CA打码软件PF要申请
KB打码，LA打码，TT打码，captchatrader打码。
39 2018-12-29 -
verilog16进制转10进制bcd码
将verilog16进制的数通过算法转化成bcd码，用于数码管显示。
242 2019-05-19 -
32位伪随机码Verilog源程序
关于32位伪随机码Verilog源程序,很好的东西!
55 2019-05-25 -
用verilog写的73循环码编码
我自己原创的用veriloghdl语言编写的一个(7,3)循环码的编码器.文件压缩包中除了有.v的源文件外,还把在maxplusII下仿真波形图的文件也包括进去了,供网友参考.仿真中输入了两个信息码字
38 2019-07-05 -
t3BCH码peterson解码算法verilog
t=3 BCH码peterson解码算法，使用verilog实现，纯组合逻辑
25 2019-01-11 -
格雷码计数器的Verilog描述
格雷码计数器的Verilog描述
3 2022-07-25 -
CA Certificate
SecurityinNetworkedComputedSystemOpenSSLLabSession#6CertificateManagement
49 2019-05-28 -
flex ca
flexca
27 2020-03-19 -
Verilog产生模拟sensor mt9v022输出数据_附带说明
用来在没有拿到sensor的时候产生模拟数据进行FPGA调试.才5K左右
20 2019-05-15 -
Verilog and system verilog
Verilogandsystemverilog学习的好资料，VerilogandSystemVerilogGotchas_101CommonCodingErrorsandHowtoAvoidThem
26 2019-07-30
暂无评论