在FPGA上采用Verilog语言实现URAT

分频器是FPGA设计中使用频率非常高的基本设计之一，尽管在目前大部分设计中，广泛使用芯片厂家集成的锁相环资源，如赛灵思（Xilinx）的DLL.来进行时钟的分频，倍频以及相移。但是对于时钟要求不高的基

DDS逻辑优化及其VerilogHDL语言实现，王涛，吴友宇，本文主要介绍直接频率合成器(DDS，DirectDigitalSynthesizer)的优化设计方法，在了解DDS的基本原理后，为了提高D

用VERILOGHDL语言实现并串、串并接口的转换，很好地学习资料，你值得一看！

可以做为你的设计参考 module spi_master(rstb,clk,mlb,start,tdat,cdiv,din, ss,sck,dout,done,rdata); input rstb,c

verilog编程实现了MIPSCPU的多周期实现，测试通过，需要的同学可以下载学习一下，当初我可是花了好久的时间才写出来的，留给需要的人吧。积分就不要太高了，我以前下载的时候看到10分的就肉疼啊

这是一个在ccs环境下用c语言调试成功的fft的例子，有源代码以及整个工程的资源

Nbody问题采用treecode算法在GPU上的并行实现

1.用C语言实现了XMODEM协议：128byte/packet,支持CRC/Checksum2.在freescale开发板TWR-K60F120M上测试通过3.用teraterm，hyperterm

构造可以使n个城市连接的最小生成树单词计数

localtime函数的纯C语言实现版本，此函数可以直接将时间戳转换为北京时间的标准时间格式，未使用任何库函数，可以直接使用。