Verilog流水线CPU
一个用Verilog HDL语言所写的32位MIPS指令系统流水线CPU
文件列表
Verilog流水线CPU
(预估有个211文件)
ALU.v.bak
4KB
Pipes.v.bak
198B
PipelineCPU_global_asgn_op.abo
728KB
PipelineCPU.rtlv_sg.cdb
143KB
PipelineCPU.pre_map.cdb
130KB
PipelineCPU.fnsim.cdb
250KB
PipelineCPU.cmp.bpm
4KB
PipelineCPU.map.bpm
4KB
InstRom.v.bak
1KB
lpm_dataRam.bsf
4KB
暂无评论