暂无评论
基于硬布线控制器的简单计算机系统设计与实现。 支持加法减运算等基本的算术运算指令、支持逻辑运算类指令、支持存储器读写指令、支持寄存器间数据传送等几类指令
计算机学院计算机组成原理课程设计P0项目名称部件及状态机设计Logisim P1项目名称部件及状态机设计Verilog HDL P2项目名称汇编语言P3项目名称Logisim开发单周期CPUP4项
五级流水线MIPS指令集cpu设计，verilog语言，通过modelsim与ISE并下载FPGA验证（计算机组成原理）
计算机原理课程设计(第二版)实验一的流水线程序器件打包图
通过verilog语言实现的流水线CPU的源文件、工程文件，已通过仿真和下载验证。
三级流水线CPU的实现成功在FPGA开发板上通过此CPU实现流水灯的运行。该CPU实现了十多条常用指令，代码中含有指令结构和详细介绍。通过DEBUG分析，最后得到的频率有200多M
用MIPS实现的流水线CPU，实现各种流水线冲突。
Pipeline CPU written by verilog
本科组成原理实验课程作业verilog编写的可执行22条指令的流水线CPU，不涉及缓存。
Verilog流水线CPU配套源码（整个工程），详细代码注释以及流程分析信息请移步至本人博客“Verilog流水线CPU设计（超详细）”
暂无评论