IEEE Standard Verilog HDL 2001

multiplexer : 多路选择器器建模 decoder : 译码器实验程序 adder : 加法器实验程序 comparator : 比较器实验程序 counter16 计数器建模 IIC I2

用Verilog HDL 编程的,内容全。

没有分数了,随便上传一个,希望有人下啊!!!!!!!!!!!!!!!!!!!

设计流程,语法知识,仿真,设计练习阶段.

一本介绍入门者的，关于veriloghdl的书，浅显易懂

Verilog HDL 语言具有下述描述能力:设计的行为特性、设计的数据流特性、设计的结构组成以及包含响应监控和设计验证方面的时延和波形产生机制。所有这些都使用同一种建模语言。此外,Verilog H

Verilog HDL 语言最初是于1983 年由Gateway Design Automation 公司为其模拟器产品开发的硬件建模语言。那时它只是一种专用语言。由于他们的模拟、仿真器产品的广泛使用

双向开关有:tran rtran tranif0 rtranif0 tranif1 rtranif1这些开关是双向的,即数据可以双向流动,并且当数据在开关中传播时没有延时。后4个开关能够通过设置合适的

在3.3.3节中,我们已经对行为描述方式有个概念,这里对行为建模进一步的描述,并通过一个系统设计频率计数器加以巩固。 7.1 简介行为建模方式是通过对设计的行为的描述来实现对设计建模,一般是指用过程赋

清华大学课件；通俗易懂；讲解详细。是学习可编程逻辑语言的完美教程哦