EDA技术 实验报告8位二进制加法器设计

matlab开发-4位波纹加法器。采用静态CMOS的加法器电路

VHDL设计的一个4位二进制加法器，实现两个4位二进制数相加

利用FPGA芯片实现了N位加法运算的功能

4位 全加器 代码 VHDL 实现 全部文件

eetop.cn_Verilog实现一个16位超前进位加法器.对初学者是十分有帮助的

利用超前进位实现的4位加法器加快了进位传递的速率

32位加法器lookahead算法verilog先实现4位，再实现4*8=32位

23ssxc2位BCD码加法器2sssssss

采用16位超前进位加法器构成64位超前进位加法器，亲测，quartus仿真结果正确

16位行波加法器，存在bug，从modelsim仿真看出。