2位BCD码加法器2

运用VHDL语言编写的通用加法器语句和vhdl的基本知识

moduleadder(A,B,C,S,Co);inputA,B,C;outputS,Co;assignS=A^B^C;assignCo=(A&B)|(B&C)|(A&C);endmodule

Verilog加法器，比较简单的实现方式，适合初学者

简单的java小程序，加法器源代码，希望对于初学者有所帮助！

Altium designer 加法器原理图

arm专利:数字加法器电路

FPGA高效加法器设计(英文名FPGA Adders: Performance Evaluation and Optimal Design) 粗略介绍了一下xilinx平台下高效加法器的设计

加法器DSNALUisis计算机组成原理加法器的逻辑电路

设计一个多功能的1位加法器，有控制信号M、S2、S1、S0。当M=1，做算术运算:在S2、S1、S0的控制下能完成两个1位二进制数A、B的以下算术运算：A加B，A加1，A加B加低位来的进位，B加1，A

给初学MFC的人一个范例，想当年找例子找的很辛苦啊。