推荐下载
-
四位加法器verilog
使用verilog编写的四位加法器,moduleaad4()
33 2019-07-08 -
32位快速加法器Verilog
32位超前进位快速加法器经过Isim仿真测试正确的32位超前加法器编写语言Verilog-HDL基于zhaohongliang代码修改了其中部分有问题的模块
33 2019-07-08 -
4位加法器设计报告
可用于单片机最小系统开发,希望能够帮到你们解决一些实际问题。
33 2019-07-09 -
auto cad2007加法器
autocad2007加法器!非常好用自动识别文本和数字,不用一个一个的用计算器看着数字加加加!
30 2019-06-01 -
基于VC实现MFC加法器
Implement MFC adder based on VC
35 2019-06-22 -
加法器电路原理图解
在计数体制中,通常用的是十进制,它有0,1,2,3,...,9十个数码,用它们来组成一个数。但在数字电路中,为了把电路的两个状态(1态和0态)和数码对应起来,采用二进制较为方便,二进制只有0和1两个数
6 2021-01-16 -
超前进位加法器.rar
数字逻辑课程的实验设计超前进位加法器
12 2020-12-28 -
python加法器带动画演示
python写的32位加法器原理,用turtle画了八位的原理示意图,有转成windows下能运行的exe
9 2020-09-28 -
饱和加法器Verilog代码
功能就是两个有符号数相加,例如16bit(2进制补码表示)+16bit,输出仍为16bit。如果发生溢出,就将结果置为最大(32767)或最小(-32768)。Testbench也附在其中。设计采用
24 2020-03-09 -
8位级连加法器
8位级连加法器
20 2019-09-19
用户评论