饱和加法器Verilog代码
功能就是两个有符号数相加,例如16bit(2进制补码表示)+16bit,输出仍为16bit。如果发生溢出,就将结果置为最大(32767)或最小(-32768)。
Testbench也附在其中。设计采用参数化,便于复用。
希望能对用到此电路的人有所帮助。(2010-9-29修改)
用户评论
推荐下载
-
数字逻辑bcd码加法器
数字逻辑课程作业 利用BCD码实现加法器
26 2019-02-17 -
超前进位加法器FPGA
此设计是超前进位加法器,包括ise工程,应用于CPU设计之中。
33 2019-02-27 -
八位加法器设计
基于vivado开发平台使用Verilog实现四位加法器的设计然后再级联实现八位加法器
32 2019-05-14 -
pscad自定义加法器
PSCAD中自定义的加法器,适合初学PSCAD者使用,特别是PSCAD脚本的编写
10 2019-06-04 -
Winform C# 简易加法器
Winform C# Simple Adder
18 2019-06-27 -
微机原理课设加法器
Microcomputer principle set adder
26 2019-06-27 -
4位加法器设计报告
可用于单片机最小系统开发,希望能够帮到你们解决一些实际问题。
33 2019-07-09 -
auto cad2007加法器
autocad2007加法器!非常好用自动识别文本和数字,不用一个一个的用计算器看着数字加加加!
30 2019-06-01 -
基于VC实现MFC加法器
Implement MFC adder based on VC
35 2019-06-22 -
八进制加法器.vhdl
我刚开始学习,用vhdl编的八进制加法器
50 2019-12-27
暂无评论