数字系统与VHDL课件

学会利用VHDL语言，实现对大规模数字电路的描述。

VHDL语言与数字逻辑电路设计 包含数据类型、数据对象、操作符的说明和用法

数字逻辑与数字电路教学课件 计算机系老师制作

该数字钟可以实现3个功能:计时功能、整点报时功能和重置时间功能,其中计时模块由4部分构成:秒计时器、分计时器、时计时器和星期计时器。

此文件是Jhson编写的高速数字系统设计的配套课件。

上海交大的Verilog数字系统设计课程资料，综合成一个文件。详细介绍了Verilog和FPGA的相关原理及应用知识。

VHDL 数字控制系统设计范代码，许多基础的设计示范代码

这是有关VHDL的介绍，随着工业的自动化，CPLD与FPGA被越来越广泛的应用于工业控制领域，

从描述方法、设计规则、时序等方面分析了用硬件描述语言VHDL在EDA设计中容易出现问题的原因,并提出了相应的解决方案。

通过对数字频率计系统的设计,介绍了基于VHDL语言的数字系统层次化设计方法。首先将数字系统按功能划分为不同的模块,各模块电路的设计通过VHDL语言编程实现,然后建立顶层电路原理图。使用MAX+PLUS