FPGA异步时钟设计中的同步策略FPGA异步时钟设计中如何避免亚稳态的产生是一个必须考虑的问题这篇文章属于经验交流