hsh1147hu

Using the VMM with Questa

Using the VMM with Questa From Mentor Graphics

关于卷积编码的详细讲解

关于卷积编码的详细讲解 一步一步讲解 细致易懂 希望有用

c core和soc设计平台及应用

XX-IC经典培训资料 主要教书soc设计平台的构建以及相关应用

Writing Testbenches using System Verilog

WritingTestbenchesusingSystemVerilogspringer2006

FPGA异步时钟设计中的同步策略

FPGA异步时钟设计中的同步策略FPGA异步时钟设计中如何避免亚稳态的产生是一个必须考虑的问题这篇文章属于经验交流

软硬件调试方法

Software and hardware debugging method

Verilog Testbench Coding Style

VerilogTestbench从零开始编写

CDC clock domain crossing

CDCclockdomaincrossingmeta_stateclockitmaybeusefulforyourdesign.

IC_designer_careerplan

如何成为一个合格的菜鸟IC工程师 IC猎头老胡著作

FPGA时序收敛

作者：Nelson Lau 单位：思博伦通信公司