VerilogHDL跑表程序

三、设计要求：1、显示格式分秒1/10秒，PC机屏幕显示。2、定义PC机键盘上的某几个键控制计时开始、停止和清零。例如：1—计时开始；2—计时暂停/继续；3—清零；4－退出。3、时间的获取及修改用系统

涉及内容:数码管动态显示,按键扫描等

找了好久才得到的王金明：《Verilog HDL程序设计教程》实例，是CPLD/FPGA初学者的邦手啊

Verilog HDL 应用程序设计 学习嵌入式系统结构与设计

王金明《VerilogHDL程序设计教程》代码

Verilog HDL程序设计实例详解Chapter-1

verilog入门实例介绍，里面有完整的Verilog代码

VerilogHDL那些事儿包含modelsim时序,建模等适合新手和初级入门等

基于VerilogHDL语言写的一个简易数字计数器，可以实现计数功能，每一分钟的最后五秒鸣响和重新置数功能

VerilogHDL扫盲文.pdf是一本很不错的书籍，很适合verilog初学者