基于FPGA的数字钟
基于FPGA的电子时钟设计,具有调时、整点报时等功能。用简单的计数和进位的功能实现、用6位数码管显示。
用户评论
推荐下载
-
基于FPGA EP2C35672C8的Verilog数字钟
用Verilog写的数字时钟,用八位数码管显示,具有时间调节功能
43 2019-04-19 -
数字钟报告数字逻辑
数字钟数字钟报告--数字逻辑数字钟报告--数字逻辑
21 2019-07-14 -
数字钟数字电路
数字钟数字电路
18 2021-01-23 -
数字钟的VHDL设计
完整的数字钟设计,基于VHDL语言.数字钟包括秒模块,分模块,小时模块,时钟控制模块,时钟译码模块,调整时间模块,分频模块,2路MUX模块,-触发翻转模块,按键消抖模块。内容齐全
30 2019-03-01 -
数字钟的vhdl设计
经过硬件测试过,完全可以实现。可以用作课程设计,毕业设计。(可以用文本打开)。
24 2019-03-01 -
数字钟的设计文档
要求显示秒、分、时 可清零、可调时。
17 2019-03-11 -
QuartusII实现的数字钟
数字逻辑课程作业QuartusII实现的数字钟
23 2019-05-15 -
数字钟的原程序
这是我在学习过程中编的数字钟的原程序,含各种时钟模块,以及计数器,累加器等,可以直接-,多平台,VHDL编程
14 2019-04-09 -
数字钟的仿真图
单片机仿真图,数字电子电路课程实践,数字钟设计课程。
22 2019-07-28 -
VHDL数字钟的设计
实现了时钟、分钟、秒钟分别计数,按键key0控制分钟加一,按键key1控制时钟加一,按键key3控制显示内容,请使用quartusII11.0或以上版本打开内附引脚配置图
34 2019-07-06
暂无评论