verilog练习
基本组合逻辑功能：基本时序逻辑功能元件例化与层次设计状态机举例
用户评论
推荐下载
-
verilog标准
Verilog是一种用于描述、设计电子系统(特别是数字电路)的硬件描述语言,主要用于在集成电路设计,特别是超大规模集成电路的计算机辅助设计。Verilog是电气电子工程师学会(IEEE)的1364号标
11 2020-08-29 -
学习verilog
学习verilog,这个资料不错,推荐给大家啊
11 2020-08-22 -
Verilog语法
很详细地讲述了Verilog语法,同时还有具体的例子。深入浅出
11 2020-08-28 -
verilog全加器
verilog 全加器代码 ，代码简单易于实现，正确运行后的结果
12 2020-07-16 -
Verilog LRM
VerilogLRM.Verilog-AMSLanguageReferenceManual.Version2.4.0May30,2014
31 2020-05-19 -
sdram verilog
完整的sdram控制代码，及其modelsim仿真，sdramverilog控制实现。非常棒。
28 2020-05-22 -
SPI verilog
verilog语言实现SPI的通信
25 2020-05-22 -
VERILOG HDL
本书简要介绍了Verilog硬件描述语言的基础知识，包括语言的基本内容和基本结构，以及利用该语言在各种层次上对数字系统的建模方法。书中列举了大量实例，帮助读者掌握语言本身和建模方法，对实际数字系统设计
45 2019-10-04 -
uart verilog
分模块设计，使用modelsim仿真过，可以实现正确的收发功能，源代码都很齐全。
34 2019-09-25 -
Verilog入门
介绍verilog基础知识，适合入门者
21 2018-12-25
暂无评论