这个CPU是一个简化的专门为教学目的而设计的RISC_CPU。在设计中我们不但关心CPU总体设计的合理性,而且还使得构成这个RISC_CPU的每一个模块不仅是可仿真的也都是可以综合成门级网表。因而从物理意义上讲,这也是一个能真正通过具体逻辑电路结构而实现的CPU