Ta上传的资源 (0)

这个CPU是一个简化的专门为教学目的而设计的RISC_CPU。在设计中我们不但关心CPU总体设计的合理性,而且还使得构成这个RISC_CPU的每一个模块不仅是可仿真的也都是可以综合成门级网表。因而从物理意义上讲,这也是一个能真正通过具体逻辑电路结构而实现的CPU

RISC即精简指令集计算机(ReducedInstructionSetComputer)的缩写;这个cpu主要包括一下7个子模块:(1)时钟发生器;(2)指令寄存器;(3)累加器;(4)RISC_CPU算术逻辑运算单元;(5)数据控制器;(6)程序计数器;(7)地址多路器。