FPGA控制SRAM的读写

文章中提出了一种应用于FPGA的嵌入式可配置双端口的块存储器。该存储器包括与其他电路的布线接口、可配置逻辑、可配置译码、高速读写电路。在编程状态下,可对所有存储单元进行清零,且编程后为两端口独立的双端

数控振荡器是数字通信中调制解调单元必不可少的部分,同时也是各种数字频率合成器和数字信号发生器的核心。随着数字通信技术的发展。对传送数据的精度和速率要求越来越高。如何得到可数控的高精度的高频载波信号是实

基于有向图的基于SRAM的FPGA故障传播分析方法

基于SRAM的FPGA基于功能位的功能失效时间预测方法

flash读写控制 这里通过实现一个简单的功能来验证FPGA对FLASH的读写控制

测试程序功能是，配合CY68013 的slave fifo 接口时序，完成接收从主机下传的 60Kbyte （61440byte）数据，写入板上SRAM 里，然后从板上 SRAM 中读出，再上传至主机

本设计使用Verilog语言实现了FPGA控制AT24C02C EEPROM的读写功能。在硬件连接方面，需要根据芯片的A2、A1、A0电平来编写Device Address字节内容。本设计采用A2=0

FPGA与SRAM相结合完成大容量数据存储

通过SOPC技术嵌入NIOS软核处理器来读写SD卡，读写速度很快

很全的sdram的资料，看了之后，基本上可以用fpga来实现sdram的简单读写。