EDA 四位数字频率计

包含多篇关于设计数字频率计的文档，以及数字频率计的相关介绍，还有数字频率计的相关VHDL代码等。

对于做毕设的同学很有用处。使用标准的C描述将频率计的相关知识描述得较为通透，希望大家喜欢。

用VHDL编写的数字频率计，已经在quartusII下编译完成。

基于cyclone芯片开发的数字频率计，采用4位共阳数码管显示

简易数字频率计设计报告--数字电路课程设计报告

本资源是用verilog实现的数字频率计,用来测量被测信号的频率,并且本设计能根据被测信号自动切换测量档位,不同测量档位的测试精度不同。

基于FPGA的数字频率计源代码文件，已验证成功。并且用数字数码管显示的频率计的值。有溢出则报警。设置复位开关，无条件进行复位清0操作。

这篇内容介绍了一份名为18.简易数字频率计设计_一等奖.zip的优胜设计方案。该方案在数字频率计领域取得了一等奖，并且其设计精妙巧妙，经过专业评审认可。设计方案的核心特点包括先进的技术应用和卓越的创新

简易数字频率计设计报告

有关数字频率计的论文，较清楚的方案与原理图，相信对要做频率计的同学有帮助。