基于Verilog的CRC并行实现.pdf

以经典的LFSR硬件电路为基础，采用了按字节并行计算的CRC校验

CRC码的FPGA实现,CRC码仿真采用的是Altera公司的Quartus II 5.0软件的波形仿真器,适配器件采用Cyclone系列的EPIC20F324C6.

基于javascript实现的crc16实现

CRC校验的C实现

包含8位，12，16，32位CRC校准的FPGA实现程序，好东西啊，要下的加油

CRC encoded VHDL implementation

Verilog编写CRC5校验码带modelsim仿真，模仿可以写CRC任何几位的校验码

基于FPGA的UART设计的Verilog实现程序，对UART的实现采用veriolg来实现。

CRC的全称为Cyclic Redundancy Check，中文名称为循环冗余校验。它是一类重要的线性分组码，编码和解码方法简单，检错和纠错能力强，在通信领域广泛地用于实现差错控制。

并行flashFPGA读写测试，Verilog语言，可以实现并行flash读写单独测试。