FIFO verilog altera ip使用代码

使用verilog开发的带fifo的串口，波特率115200,8,n,1，已在fpga上验证通过。

Alterasdr-sdram控制器IP及SDRSDRAMwhitepaper

应该是官网上的用户手册吧，看到有的人还要1分。我觉的不值得，方便大家嘛，把我电脑里的传上来了

非常好的IPCORE,能在NIOS中很容易控制VGA显示，quartusnios8.0以上可用

手写的除法器IP,没有调用vivado IP核,占用资源极少,经测试可用...包含两个verilog文件

8051在小型系统有着广泛的应用，随着SOC技术的发展，单芯片解决方案成为芯片发展趋势，在此给大家上传一个通用8051软核，希望对的学习和工作带来帮助。

verilog实现的UDP,包括ARP,IP解析,很不错的工程,ISE环境

VerilogHDLSDRAMIP

1 ..................................................................................................

　　Release Information 。 . 。 . 。 . 1–1　　Device Family Support 。. 。 . 。 . 。 . 。 . 1–1　　Introduction 。