modelsim使用教程6.0

Modelsim使用简明指南中文使用流程说明

ModelSim为HDL仿真工具，我们可以利用该软件来实现对所设计的VHDL或Verilog程序进行仿真，支持IEEE常见的各种硬件描述语言标准。可以进行两种语言的混合仿真，但推荐大家只对一种语言仿真

Modelsim User Guide.pdf

modelsim是一款verilog很强的仿真软件,这里具体介绍了它的中文使用方法。

ModelSim为HDL仿真工具，我们可以利用该软件来实现对所设计的VHDL或Verilog程序进行仿真，支持IEEE常见的各种硬件描述语言标准。可以进行两种语言的混合仿真，但推荐大家只对一种语言仿真

FPGA那些事儿--Modelsim仿真技巧REV6.0

vc6.0++使用教程.doc 你首先要打开VC6.0界面,一般用得较多的是Win32控制台应用程序(源程序,扩展名.cpp), 步骤是:(先工程—后文件—编译—连接---运行) 1,建立一个工程,“

VisualSourceSafe6.0版本，用到的都知道VSS是用来干嘛的了，还要我说够20个字

vc6.0 使用教程详解.doc，大小仅 284KB，但作为一个 vc6.0 的入门教程，本书就足够了。 内容预览： 你首先要打开VC6.0界面，一般用得较多的是Win32控制台应用程序（源程序，扩展

BCB6.0使用教程案例源码，配合教材的程序实例，不过没有教材的电子版。