数据比较器VHDL(PPT)

LIBRARY ieee; USE ieee.std_logic_1164.all; LIBRARY lpm; USE lpm.all; ENTITY lrc IS PORT ( address :

关于VDDL的抢答器设计编程 设计 课程设计

使用VHDL语言编程实现滤波器设计，代码中主要是实现了低通滤波器的设计，大家可以根据源代码加以修改实现高通滤波器、带通滤波器等的设计

这是一个基于VHDL语言的FPGA程序。它的功能是实现时钟计数，可以实现一个时钟的功能。

通用译码器decoderVHDL语言

计算机组成原理实验课，用VHDL描述语言写的ALU元算器，可以参考

该文件为VHDL语言实现的简易计算器，在Quatus环境下编译链接下载

采用硬件描述语言编写的累加器代码，除了代码，还有时序仿真图，让你清楚的了解硬件语言。

可产生正弦波、方波、三角波、锯齿波、阶梯波

VHDL课程计时器