应用VHDL设计数字系统

算法设计与分析简单的统计数字问题根据课本与自己写的部分代码供学习者学习

基本要求1、能进行正常的时、分、秒、0.99秒的计时功能，分别由8个数码管显示24小时、60分钟、60秒钟、0.99秒的计数器显示。2、能利用实验系统上的按键实现“校时”“校分”功能：⑴按下“S

通信系统仿真,完整代码,保证运行,BPSK,MATLAB 通信系统设计—数字带通传输系统仿真

VHDL主要用于描述数字系统的结构，行为，功能和接口。除了含有许多具有硬件特征的语句外，VHDL的语言形式和描述风格与句法是十分类似于一般的计算机高级语言。VHDL的程序结构特点是将一项工程设计，或称

VHDL语言与数字系统设计期末复习资料(第二版)

VHDL语言编写的小游戏。在FPGA实验箱上烧制成功，且成功通过答辩。模仿了打地鼠这个小游戏。

数字系统与VHDL程序设计语言，适合各个阶段学习的人

介绍了以CPLD/FPGA芯片为核心,以VHDL设计语言为手段,以EDA软件为平台的现代数字系统设计方法和特点,并通过一个实例具体介绍了其自顶向下的设计过程。

VHDL 数字控制系统设计范代码 设计 , 数字控制 VHDL 数字控制系统设计范代码.rar

这是《EDA技术与运用》上所附的源程序,经本人调试全部通过,有很多的例子,由简及繁,绝对绝对是十分有用的资料!!!!学习EDA的朋友千万不又错过啊。