简易数字钟的设计(数字逻辑与数字系统课设)
基本要求
1、能进行正常的时、分、秒、0.99秒的计时功能,分别由8个数码管显示24小时、60分钟、60秒钟、0.99秒的计数器显示。
2、能利用实验系统上的按键实现“校时”“校分”功能:
⑴按下“SA”键时,计时器迅速递增,并按24小时循环,计满23小时后回“00”;
⑵按下“SB”键时,计分器迅速递增,并按60分钟循环,计满59分钟后回“00”,但不向“时”进位;
⑷要求按下“SA”、“SB”或“SC”时均不产生数字跳变(“SA”、“SB”、“SC”按键是有抖动的,必须对其消除抖动处理)。
3、能利用扬声器做整点报时:
⑴当计时到达59分50秒时开始报时,在59分50秒、52秒、54秒、
用户评论
推荐下载
-
数字钟仿真与程序
完整的程序,完整的电路图。完整的说明
7 2020-09-17 -
数字逻辑与数字系统
数字逻辑与数字系统习题,考试题库、重点、范围。
42 2019-05-02 -
数字钟设计完整文件
verilog设计完整的数字钟文件,下载到板子上直接可用
13 2020-10-02 -
数字钟电路设计
(1)用555定时器设计一个秒钟脉冲发生器,输入1HZ的时钟。(2)能显示时、分、秒,24小时制。(3)设计晶体震荡电路来输入时钟脉冲。(4)用同步十进制集成计数器74LS90设计一个分秒计数器
25 2020-03-14 -
基于FPGA数字钟设计
基于FPGA的数字钟设计,运用Quartus2平台的完整工程文件。
32 2019-09-19 -
EDA设计报告数字钟
数字钟学习的目的是掌握各类计数器及它们相连的设计方法;掌握多个数码管显示的原理与方法;掌握FPGA技术的层次化设计方法;掌握用VHDL语言的设计思想以及整个数字系统的设计。此数字钟具有时,分,秒计数显
31 2019-09-03 -
数字钟课程设计
数字钟课程设计,电子技术课程设计有关资料,数字钟设计指导
22 2019-02-22 -
FPGA设计数字钟
利用vivado平台设计数字钟,设计状态机分时复用数码管位选端,逐位置入数字并计时,初学者设计多多包涵
26 2019-01-23 -
VHDL数字钟设计源码
采用VHDL语言模块化设计方法,附gdf格式顶层图与COUNT时钟计数主模块接线图。 (一)技术要求: 1.十二进制数字钟,能显示时、分、秒,并可进行时和分的快速校正,秒的清零。 2.有整点报时功能,
58 2019-03-01 -
数字钟设计EDA实验
用VHDL语言编写的数字钟设计 设有清零端 EDA课程实验
28 2019-02-26
暂无评论