vhdl数字钟实习报告
一种具有清零,调时,调分,整点报时,整天报时功能的数字系统,需要外接1HZ脉冲,数码管,动态扫描。
用户评论
推荐下载
-
数字钟代码
CO EQU 200 ;5ms中断计数时间常数,表示1s计数200次BUF EQU 30HHOUR EQU 34HMIN EQU 35HSEC EQU 36HDEDA EQ
24 2019-02-16 -
pic数字钟
pic16f887 ds1307 tc74 课程设计报告
18 2019-02-18 -
数字钟_verilog
数字钟 verilog HDL 实验要求:使用Verilog HDL或VHDL语言编程实现数字钟基本功能 实验仪器:FPGA集成实验箱
34 2019-01-23 -
EDA数字钟
该数字钟可以实现3个功能:计时功能、整点报时功能和重置时间功能
32 2019-02-25 -
quartus数字钟
高低电平触发数码管的亮暗,实现模拟数字钟。
26 2019-07-26 -
FPGA数字钟
FPGA数字钟的课程设计VHDL源码加报告
35 2019-08-01 -
12864数字钟
基于MSP430在LCD12864上显示数字钟程序
21 2019-08-02 -
risc数字钟
电子钟主要有四个模块组成:扫描电路、计数模块电路、BCD码转换电路、显示器驱动电路
34 2019-05-04 -
数字钟程序
详细的数字时钟程序EDA设计vhdl语言
24 2019-05-13 -
数字钟实验
数字钟实验仿真用于数字电子技术开发也是相当有帮助的
29 2019-10-08
暂无评论