卷积码的编译码过程和性能 ofdm matlab

WANGCHUNHE46 47 0 word文档 2019-07-29 10:07:35

主要解决对一个卷积码序列进行维特比(Viterbi)译码输出,并通过Matlab软件进行设计与仿真，并进行误码率分析。实验原理

推荐下载

用c语言实现(2,1,5)卷积码编码,viterbi译码算法

用verilog编写的卷积码的产生有详细的仿真图实现原理

15 号 (2,1,3) 卷积码的编译码

其中包括卷积码的编码器与译码器的设计方案,对学习卷积友有帮助。

基于MFC读写文件的操作实现任意格式文件(2,1,6)卷积码的编译码,真正将理论实践化,不再单纯在DOS环境下简单输入0,1序列进行编译码

介绍了LTE系统中的咬尾卷积编码器,分析了该编码器的增益,在众多译码算法的基础上研究咬尾卷积码的几种译码算法,通过MATLAB对这几种译码算法在不同信道环境、不同长度数据块的情况下进行性能仿真,并对仿

这是经过一定优化的维特比译码器,基于有限状态机设计,全中文注释。主要功能: 1、C++11 标准接口,泛型封装(无CPP) 2、一次性解决各类n,k,m前向(无反馈)、反馈、凿孔(速率调整)卷积码的译

文件包里包括卷积码编码和veterbi解码的MATLAB仿真代码和FPGA硬件实现的verilog代码,均编译成功附有仿真图,下载后可直接使用,无需修改,代码有注释,真是可信。

该代码为卷积码的viterbi译码算法的c语言源代码,能够实现约束长度为3~9的卷积码的维特比算法的译码

用户评论

请输入评论内容

评分：

卡了网匿名网友 2019-07-29 10:07:35

这是个错误资源

卡了网匿名网友 2019-07-29 10:07:35

我在MATLAB2010A上可以运行成功并得到附件里的图示

卡了网匿名网友 2019-07-29 10:07:35

代码运行不出来