卷积码的编译码过程和性能 ofdm matlab

卷积码编码卷积码是一种性能优越的信道编码。它的编码器和译码器都比较容易实现，同时它具有较强的纠错能力。随着纠错编码理论研究的不断深入，卷积码的实际应用越来越广泛

积码和分组码的根本区别在于，它不是把信息序列分组后再进行单独编码，而是由连续输入的信息序列得到连续输出的已编码序列。即进行分组编码时，其本组中的n-k个校验元仅与本组的k个信息元有关，而与其它各组信息

用c语言实现（2，1，5）卷积码编码，viterbi译码算法

用verilog编写的卷积码的产生有详细的仿真图实现原理

15 号 (2,1，3) 卷积码的编译码

其中包括卷积码的编码器与译码器的设计方案，对学习卷积友有帮助。

这是经过一定优化的维特比译码器，基于有限状态机设计，全中文注释。主要功能： 1、C++11 标准接口，泛型封装（无CPP) 2、一次性解决各类n,k,m前向（无反馈）、反馈、凿孔（速率调整）卷积码的译

217卷积码编译实现

文件包里包括卷积码编码和veterbi解码的MATLAB仿真代码和FPGA硬件实现的verilog代码，均编译成功附有仿真图，下载后可直接使用，无需修改，代码有注释，真是可信。

该代码为卷积码的viterbi译码算法的c语言源代码，能够实现约束长度为3~9的卷积码的维特比算法的译码