关于FPGA的verilog的sos信号