智能抢答器（FPGA），（1） 用试验箱内的I/O设备和FPGA芯片实现智能电子抢答器的设计。 （2） 具体要求如下：抢答器可容纳8组参赛者抢答，每组设一个抢答按键。 （3） 电路具有第一抢答信号的鉴别和锁存功能。在主持人将复位按键按下后开始抢答，并用七段数码管显示抢答者得序号，同时扬声器发出“嘟嘟”的响声，并维持30秒钟，此时电路自锁，不再接受其他选手的抢答信号； （4） 设计一个犯规电路，对提前或超时抢答者鸣喇叭示警，并显示犯规的组别序号。