测试程序功能是,配合CY68013 的slave fifo 接口时序,完成接收从主机下传的 60Kbyte (61440byte)数据,写入板上SRAM 里,然后从板上 SRAM 中读出,再上传至主机
flash读写控制 这里通过实现一个简单的功能来验证FPGA对FLASH的读写控制
本文给出一个VHDL设计的串口通信程序,感兴趣的朋友可以看看。
本模块的功能是验证实现和PC机进行基本的串口通信的功能。需要在PC机上安装一个串口调试工具来验证程序的功能。
本模块的功能是验证实现和PC机进行基本的串口通信的功能。需要在PC机上安装一个串口调试工具来验证程序的功能。 程序实现了一个收发一帧10个bit(即无奇偶校验位)的串口控制器,10个bit是1位起始位
VHDL语言的串口发送、串口接收模块,可供初学者直接调用,在CPLD上测试成功
用VHDL实现的串口接收和发送程序,最高可支持1.5Mb/s的数据传输
基于VHDL的FPGA串口通信 验证实现和PC机进行基本的串口通信的功能
用于FPGA串口通信,通过长时间测试,性能稳定。一个时钟宽度的发送信号会触发一次发送,发送结束后将产生一个时钟宽度的完成信号。接收使能时,当一次字节接收完成后会产生一个时钟宽度的完成信号。配合上层状态
基于VHDL的FPGA串口收发,包括FPGA分频模块,串口收发模块。
