asic实验:使用Verilog语言设计一个(3,1,8)卷积编码器