FPGA实现的伪随机序列码发生器

yto618 36 0 RAR 2018-12-07 16:12:04

一个用verilog写的伪随机发生器~~供大家参考~~

文件列表

wsj_1.rar (预估有个98文件)

wsj_1

wsj_1_assignment_defaults.qdf 48KB

wsj_1.flow.rpt 7KB

wsj_1.qws 90B

wsj_1.vwf 2KB

wsj_1.sta.summary 989B

wsj_1.map.summary 453B

wsj_1.map.logdb 4B

wsj_1.pre_map.hdb 8KB

wsj_1.sgdiff.hdb 9KB

wsj_1.sta_cmp.8_slow_1200mv_85c.tdb 3KB

prev_cmp_wsj_1.sta.qmsg 11KB

wsj_1.tiscmp.slow_1200mv_85c.ddb 110KB

wsj_1.tiscmp.fast_1200mv_0c.ddb 110KB

wsj_1.lpc.rdb 402B

wsj_1.hif 873B

prev_cmp_wsj_1.asm.qmsg 2KB

wsj_1.map_bb.cdb 1KB

wsj_1.(0).cnf.cdb 1KB

wsj_1.asm.rdb 1KB

wsj_1.tiscmp.slow_1200mv_0c.ddb 110KB

wsj_1.sld_design_entry_dsc.sci 211B

wsj_1.map.hdb 8KB

wsj_1.cmp.hdb 9KB

wsj_1.map.qmsg 4KB

wsj_1.lpc.html 430B

wed.wsf 2KB

prev_cmp_wsj_1.qmsg 48KB

wsj_1.asm_labs.ddb 17KB

wsj_1.sim.cvwf 2KB

wsj_1.tmw_info 304B

wsj_1.map.bpm 494B

wsj_1.pre_map.cdb 2KB

wsj_1.sgdiff.cdb 1KB

wsj_1.map_bb.hdb 7KB

wsj_1.smart_action.txt 6B

wsj_1.db_info 152B

prev_cmp_wsj_1.map.qmsg 4KB

wsj_1.cmp.rdb 16KB

wsj_1.tis_db_list.ddb 237B

wsj_1.rtlv.hdb 8KB

wsj_1.rtlv_sg.cdb 1KB

wsj_1.cmp.cdb 4KB

wsj_1.amm.cdb 255B

logic_util_heursitic.dat 1KB

wsj_1.syn_hier_info 0B

wsj_1.idb.cdb 1KB

wsj_1.sld_design_entry.sci 211B

wsj_1.map.cdb 2KB

wsj_1.cmp.kpt 210B

wsj_1.fit.qmsg 22KB

wsj_1.cmp.bpm 532B

prev_cmp_wsj_1.fit.qmsg 20KB

wsj_1.asm.qmsg 2KB

wsj_1.rtlv_sg_swap.cdb 191B

wsj_1.(0).cnf.hdb 762B

wsj_1.sta.rdb 9KB

wsj_1.map.kpt 488B

prev_cmp_wsj_1.sim.qmsg 3KB

wsj_1.cuda_io_sim_cache.45um_ss_1200mv_85c_slow.hsd 385KB

wsj_1.cmp_merge.kpt 215B

wsj_1.cbx.xml 87B

wsj_1.hier_info 516B

wsj_1.cmp.logdb 8KB

wsj_1.lpc.txt 1KB

wsj_1.map_bb.logdb 4B

wsj_1.sta.qmsg 20KB

wsj_1.cuda_io_sim_cache.45um_ff_1200mv_0c_fast.hsd 339KB

wsj_1.v 589B

incremental_db

compiled_partitions

wsj_1.root_partition.cmp.hdb 9KB

wsj_1.root_partition.map.hdb 8KB

wsj_1.root_partition.map.dpi 716B

wsj_1.root_partition.cmp.re.rcfdb 2KB

wsj_1.root_partition.map.cdb 2KB

wsj_1.root_partition.cmp.dfp 33B

wsj_1.root_partition.cmp.rcfdb 2KB

wsj_1.root_partition.map.cbp 199B

wsj_1.root_partition.cmp.kpt 210B

wsj_1.db_info 152B

wsj_1.root_partition.map.kpt 490B

wsj_1.root_partition.cmp.cbp 199B

wsj_1.root_partition.cmp.logdb 4B

wsj_1.root_partition.cmp.cdb 3KB

README 653B

wsj_1.fit.summary 600B

wsj_1.asm.rpt 7KB

wsj_1.sta.rpt 76KB

wsj_1.done 26B

wsj_1.sim.rpt 10KB

wsj_1.qsf 3KB

fp_verilog.v 330B

wsj_1.map.rpt 20KB

fp_verilog.v.bak 245B

wsj_1.fit.smsg 513B

wsj_1.qpf 908B

wsj_1.fit.rpt 124KB

wsj_1.pin 30KB

wsj_1.v.bak 589B

wsj_1.sof 687KB

用户评论

juven_han 2018-12-07 16:12:04

可以用，伪随机码方法

qq_64407 2018-12-07 16:12:04

可以用，常规的伪随机码方法

BennyMavis 2018-12-07 16:12:04

具有一定的参考价值

10.序列发生器.pdf

1010 1011序列发生器使用74ls161d芯片与74ls151d芯片使用multisim软件设计1010 1011序列发生器数电实验

10 2020-08-19
基于FPGA的函数发生器DDS

基于FPGA的函数发生器,采用VHDL语言编写,已硬件实现,能够产生正弦波、三角波、方波和锯齿波四种波形,并且能够调节频率。

8 2020-10-19
基于FPGA的音乐发生器eda

能够实现按键发声以及自动播放以编好的乐曲,真正实现了自编乐曲的目的

14 2020-09-11
基于FPGA的波形发生器.rar

该文件是基于FPGA的波形发生器，可以产生正弦波，方波，三角波，并且可以通过串口对波形的幅度，频率进行控制。

15 2020-05-18
基于FPGA信号发生器的设计

基于FPGA信号发生器的设计，本人的论文，用了一个月写出的，

27 2020-05-26
基于FPGA的可调信号发生器

基于FPGA的应用技术，采用Altera公司DE2-70开发板的CycloneⅡ系列EP2C70作为核心器件，设计了一种基于FPGA的新型可调信号发生器。

33 2019-09-23
基于FPGA的DDS信号发生器

　　　本文介绍了一种基于FPGA的DDS基本信号发生器的设计方法，应用VHDL语言编程及QuartusII软件进行编译和波形仿真，用VHDL语言对DDS进行供能描述，方便在不同的实现方式下移植和修改参

25 2019-09-27
基于FPGA的任意信号发生器

：目前我们使用的信号发生器主要由集成式DDS芯片或FPGA加高速D/A的方案来实现。集成式DDS芯片使用不灵活，而对于FPGA加高速D/A的设计方案，由于D/A芯片的价格过高导致信号发生器的成本增加。

27 2019-08-17
基于FPGA的函数信号发生器

基于FPGA的函数信号发生器，硬件调试成功，可调频，调幅，波形选择，实测可实现0-1mhz方波，正弦波，三角波，有详细的注释

29 2019-09-08
基于FPGA函数发生器的设计

学期作业用VHDL语言设计的函数信号发生器

42 2018-12-07

FPGA实现的伪随机序列码发生器

文件列表

用户评论

推荐下载