数字频率计毕业设计(51系列单片机实现)

数字频率计原理图以及详细的描述,还有很多原理的解释

数字频率计的设计，基于FPGA数字频率计的设计

本设计使用VHDL语言写的，并在QuartusII 12.0上进行了仿真实验，并在A-C5FB开发板上进行验证。

数字频率计是一种基本的测量仪器。它被广泛应用与航天、电子、测控等领域。它的基本测量原理是，首先让被测信号与标准信号一起通过一个闸门，然后用计数器计数信号脉冲的个数，把标准时间内的计数的结果，用锁存器锁

基于QuartusII6.1(32-Bit)设计VHDL语言数字频率计综合设计（结合数码管显示）

简易数字频率计设计报告--数字电路课程设计报告

这篇内容介绍了一份名为18.简易数字频率计设计_一等奖.zip的优胜设计方案。该方案在数字频率计领域取得了一等奖，并且其设计精妙巧妙，经过专业评审认可。设计方案的核心特点包括先进的技术应用和卓越的创新

单片机开发0023、基于51单片机的数字频率计设计论文资料.zip

利用AT89S51单片机的T0、T1的定时计数器功能,来完成对输入的信号进行频率计数,计数的频率结果通过8位动态数码管显示出来。要求能够对0-250KHZ的信号频率进行准确计数,计数误差不超过±1HZ

利用STC89C51单片机上编程，利用定时计数器，来实现对输入的TTL信号进行频率测量，测频结果通过4位数码管显示出来。要求能够对0－100KHZ的信号频率进行准确计数，计数误差不超过±1HZ。