研究小面积实现同时兼顾加密速率的平衡优化方法，构造一个Tab盒，使S盒变换采用1×16位的空间预存储置换表Tab，通过O（1）查表效率即可实现SubBytes变换。密钥扩展采用上升沿有效的时钟控制密钥生成，因此不必等待下一时钟上升沿到来，从而减少了系统延时。将明文的S盒替换和密钥扩展的S盒替换放在同一个模块里，在模块里用同时连续赋值方式实现，从而减少寄存器的个数。把S盒、字节替换、行移位、Tab盒、列混合变换、密钥扩展基本子模块都整合到一个模块中，相比各模块单独实现减少了算法实现面积与运算时代码开销。实验表明在XilinxVirtex-5FPGA上实现的吞吐率达到了6.55Gbps，面积缩减到10277slices。