EDA技术实验教案(全加器。十进制频率计。数字秒表。。。}

苍山有雪，剑有霜 27 0 DOC 2019-09-04 06:09:12

EDA技术实验教案实验一　1位全加器原理图输入设计实验五　4位十进制频率计VHDL文本输入设计实验七　数字秒表VHDL文本输入设计实验八　交通灯信号控制器VHDL文本输入设计

推荐下载

自己写的频率计程序,word形式的,有注释,简单易懂

(1)实现一个能测量方波信号频率的频率计,测量的频率范围是1HZ~100KHZ,分成4个量程档测量,即×1档,×10档,×100档,×1000档,用3位数码管显示测量频率。(2)具有超量程报警功能,在

vhdl频率计的设计源文件

本程序为VHDL编写的频率计,测频范围从0.1Hz到1G (VHDL procedures for the preparation of the frequency meter, measuring

本文详细研究了基于FPGA技术的数字频率计设计与仿真,同时提供了基于FPGA的高精度频率计的论文毕业设计范例。在本研究中,我们探索了FPGA在数字频率计中的应用,重点关注了仿真研究。论文范例包含了设计

EDA completed decimal counter

数字电路实验:频率计的设计,基本原理与数字钟相似,这里上传的是PPT课件

数字逻辑课堂实验练习用EWB软件模拟集成电路元件的综合运用

数字频率计的设计,出现想问题以及解决方法。

用户评论

请输入评论内容

评分：

暂无评论