在VHDL设计中,对控制信号的优先级的设计会直接影响到综合出来电路的逻辑层数及电路面积,本文档对控制信号的优先级设计进行了一个全面深入的介绍,全英文文档