Ta上传的资源 (0)

电子信息及通信工程类进行模拟电路设计时用到的工具

对VHDL，verilog硬件设计中需要做的所有约束做了一个全面的介绍，包括时序约束，物理约束，管脚约束各种类型，本文档是Xilinx的官方英文文档，

在VHDL设计中，对控制信号的优先级的设计会直接影响到综合出来电路的逻辑层数及电路面积，本文档对控制信号的优先级设计进行了一个全面深入的介绍，全英文文档

用access表格存储每个班学生的出勤状况，学生信息可录入表格，VS2010下用C#开发
C# 20