暂无评论
闩锁效应是功率集成电路中普遍存在的问题。文中分析了CMOS结构中的闩锁效应的起因，提取了用于分析闩锁效应的集总器件模型，给出了产生闩锁效应的必要条件，列举了闩锁效应的几种测试方法。最后，介绍了避免发生
闩锁效应是指CMOS器件所固有的寄生双极晶体管被触发导通，在电源和地之间存在一个低阻通路，大电流，导致电路无法正常工作，甚至烧毁电路
CMOS集成电路闩锁效应及防护设计 深入探讨了CMOS集成电路中常见的闩锁效应，分析了其形成机理、影响因素以及潜在危害。此外，文章还介绍了多种有效的闩锁防护设计方法，包括工艺级防护、电路级防护和版图级
闩锁效应 (Latch Up) 是在器件的电源引脚和地之间产生低阻抗路径的条件。这种情况将由触发事件(电流注入或过电压)引起,但一旦触发,即使触发条件不再存在,低阻抗路径仍然存在。这种低阻抗路径可能会
CMOS技术中的闩锁效应——问题及其解决方法
CMOS集成电路闩锁效应形成机理和对抗措施，内容不太多，但是比较有针对性，从元器件设计工艺到元器件使用都有介绍，希望能对各位的设计使用有帮助
《CMOS集成电路闩锁效应》第四章课件
Latch up 的定义,Latch up 的原理,详细的讲解了闩锁效应,值得一看
简单介绍了闩锁效应与天线效应的产生原理，并提供了可实施的解决办法。适合刚刚接触芯片版图设计的同学。
关于闩锁效应很好的一个课件，是我在网上下载整理的很好的东西，希望多大家有用，顺便赚点分
暂无评论