FPGA FIFO 实现关键代码

FPGA+USB68013+SDRAM+FIFO，GPIF模式读写4端口sdram，已在硬件平台上实现，altera环境，verilog语言

fpga与dsp间连接的关于fifo的程序,并附带modelsim的仿真程序

fpga 实现的PCI源代码，有说明文件和源代码，代码不长容易理解．

fpga奇偶分频源代码实现 偶数倍分频：如进行N倍偶数分频，那么可以通过由待分频的时钟触发计数器计数，当计数器从0计数到N/2-1时，输出时钟进行翻转，并给计数器一个复位信号，使得下一个时钟从零开始计

用FPGA实现了512点的FFT运算，其中有完整的源代码，适合作为FFT实现的参考程序。

使用Verilog编写的FPGA流水灯程序，软件为ISE

本代码为用VexRiscv项目生成的verilog测试代码,采用Altera公司的MAX10芯片实现,工作频率可达120Mhz以上.可利用OpenOCD实现JTAG调试.相比之下,其它许多RISC-V

PC 机通过串口发送 200x200 的图像数据， FPGA 实现 Sobel 图像边缘检测算 法，并将 Sobel 处理后的结果显示在 VGA 显示器上。

FIFO先进先出算法实现:C语言中FIFO算法的实现

5 系统整体硬件实现与性能分析 在实现上述分模块的基础上,通过对各模块的组合实现了帧压缩模块,然后通过接口逻辑将语音帧压缩模块与HMM识别模块组合成完整的关键词识别系统. 5.1 语音帧压缩模