基于DSP的viterbi译码器的设计与实现

Turbo codec based on QPP interleaver

基于FPGA的HDB3编译码器硬件实现、电子技术,开发板制作交流

一.实验目的 1. 掌握7段数码管译码器的设计与实现 2. 掌握模块化的设计方法 二.实验内容 设计一个7段数码管译码器,带数码管的4位可逆计数器 [具体要求] 1. 7段数码管译码器 使用拨码开关S

7段数码管译码器设计与实现，过程很详细，包括原理和程序，电路图

介绍并用VHDL语言实现了卷积编码和维特比译码。根据编码器特征设计了一种具有针对性的简洁的维特比译码器结构,并通过ModelSim平台验证了该设计的正确性。

基于VHDL的海明码的编码与译码，文章提出了一种新的基于VHDL语言的汉明码的编码和译码的实现方法。在介绍汉明码编码和译码原理的基础上，给出了基于VHDL实现的源程序，并通过QuartusII软件进行

LDPC译码器的ImpulseC编程设计

标准的2-4线译码器VHDL语言行为级描述设计，这个设计包含的工程文件通过ISE编译综合，经过仿真证明准确无误。

用verilog语言写的七段译码器的实验，尽管代码挺简洁的，但用处很大，对学习数字逻辑电路的同学很有帮助。

RS(204,188)译码器设计verilog仿真功能实现