用VHDL语言编写的fifo(先进先出堆栈)存储器,实例缺省为8*4bit深度,可通过map配置